

Olivier Savry
Thomas Hiscock
Mustapha El Majihi

SÉCURITÉ MATÉRIELLE DES SYSTÈMES

Vulnérabilités des processeurs
et techniques d'exploitation

DUNOD

Illustration de couverture : matejmo/istockphoto.com

Cet ouvrage a été réalisé avec le soutien d'Investir
l'avenir et de Nanoelec

Le pictogramme qui figure ci-contre mérite une explication. Son objet est d'alerter le lecteur sur la menace que représente pour l'avenir de l'écrit, particulièrement dans le domaine de l'édition technique et universitaire, le développement massif du photocopillage. Le Code de la propriété intellectuelle du 1^{er} juillet 1992 interdit en effet expressément la photocopie à usage collectif sans autorisation des ayants droit. Or, cette pratique s'est généralisée dans les établissements	d'enseignement supérieur, provoquant une baisse brutale des achats de livres et de revues, au point que la possibilité même pour les auteurs de créer des œuvres nouvelles et de les faire éditer correctement est aujourd'hui menacée. Nous rappelons donc que toute reproduction, partielle ou totale, de la présente publication est interdite sans autorisation de l'auteur, de son éditeur ou du Centre français d'exploitation du droit de copie (CFC, 20, rue des Grands-Augustins, 75006 Paris).
	

© Dunod, 2019

11 rue Paul Bert, 92240 Malakoff

www.dunod.com

ISBN 978-2-10-079529-1

Le Code de la propriété intellectuelle n'autorisant, aux termes de l'article L. 122-5, 2^o et 3^o a), d'une part, que les « copies ou reproductions strictement réservées à l'usage privé du copiste et non destinées à une utilisation collective » et, d'autre part, que les analyses et les courtes citations dans un but d'exemple et d'illustration, « toute représentation ou reproduction intégrale ou partielle faite sans le consentement de l'auteur ou de ses ayants droit ou ayants cause est illicite » (art. L. 122-4).

Cette représentation ou reproduction, par quelque procédé que ce soit, constituerait donc une contrefaçon sanctionnée par les articles L. 335-2 et suivants du Code de la propriété intellectuelle.

Table des matières

Introduction	VII
1 Vulnérabilités des mémoires	1
1.1 Préliminaires	1
1.1.1 Hiérarchie mémoire	1
1.1.2 Mémoire cache	2
1.1.3 Mémoire virtuelle	6
1.2 Vulnérabilités des SRAMs	12
1.2.1 Principe de lecture/écriture	13
1.2.2 Les fautes dans les SRAMs	14
1.2.3 La gestion des fautes des SRAMs	15
1.2.4 La rétention et l'usure des SRAMs	16
1.3 Attaques sur les mémoires caches	17
1.3.1 Attaques par timing de cache	17
1.3.2 Attaque <i>Flush+Reload</i>	18
1.3.3 Attaque <i>Prime+Probe</i>	22
1.3.4 Attaque <i>Flush+Flush</i>	25
1.3.5 Attaque <i>CacheBleed</i>	26
1.3.6 Attaque <i>Evict+Time</i>	28
1.3.7 Techniques d'évincement d'une ligne de cache	29
1.4 Attaque sur la <i>memory management unit</i> (MMU)	33
1.4.1 Traduction des adresses virtuelles en adresses physiques	34
1.4.2 Dérandomisation ASLR	35
1.4.3 Attaque ASLR+Cache	36
1.5 Attaques sur les mémoires DRAMs	37
1.5.1 Décodage d'une adresse physique vers RAM	39
1.5.2 Attaques basées sur le bug <i>rowhammer</i>	41
1.5.3 DRAMA	47
1.5.4 Attaques par démarrage à froid (<i>coldboot</i>)	50
1.5.5 Compléments	54

1.6 Vulnérabilités des mémoires flash	55
1.6.1 Principe de la mémoire flash	55
1.6.2 Vulnérabilités des mémoires flash NAND	58
1.6.3 Exploitation des vulnérabilités	59
2 Vulnérabilités liées à la microarchitecture des processeurs	63
2.1 Microarchitecture des processeurs	63
2.2 Vulnérabilités liées à la conception	67
2.3 <i>Meltdown</i> et <i>Spectre</i>	69
2.3.1 Attaque <i>Meltdown</i>	70
2.3.2 Attaque <i>Spectre</i>	75
3 Vulnérabilités des programmes	79
3.1 Les dépassements mémoire (<i>buffer overflow</i>)	79
3.1.1 Allocation mémoire en C	81
3.1.2 Dépassements de tampons	85
3.2 Autres vulnérabilités	89
3.2.1 Utilisation de pointeurs invalides	89
3.2.2 Utilisation de données non initialisées	92
3.2.3 <i>Race condition</i>	92
3.2.4 Dépassements d'entiers (<i>integer overflow</i>)	94
3.3 Quelques techniques d'exploitation communes	97
3.3.1 Détournement du flot de contrôle	97
3.3.2 Exploitation d'un dépassement sur le tas	111
3.4 Références additionnelles	117
4 <i>Secure boot</i>	119
4.1 <i>Secure boot</i> des microcontrôleurs	119
4.2 <i>Secure boot</i> des smartphones	121
4.2.1 La chaîne de confiance	121
4.2.2 Les vulnérabilités du boot des smartphones	122
4.2.3 Attaques TOCTOU (<i>time of check to time of use</i>)	123
4.2.4 Utilisation d'une version antérieure	123
4.3 BIOS des PC	124
4.3.1 Le processus de boot	124

4.3.2 Vulnérabilités du BIOS	125
4.3.3 Conclusion	129
5 Attaques sur les bus et périphériques	131
5.1 Bus des processeurs	131
5.1.1 Bus des processeurs ARM	131
5.1.2 Bus des PC et serveurs Intel	132
5.1.3 Les vulnérabilités des bus	134
5.2 Interface de debug	139
5.2.1 Interface JTAG	139
5.2.2 Vulnérabilités du JTAG	141
5.3 <i>Management Engine</i> des processeurs Intel	143
5.4 Attaques par les périphériques	146
5.4.1 Accès direct à la mémoire	146
5.4.2 Corruption de DMA	148
5.4.3 Corruption d'autres périphériques	149
5.4.4 Attaques par déclenchement d'interruptions	150
5.4.5 Une MMU pour les périphériques	151
5.4.6 Références complémentaires	152
5.5 Unités de gestion d'énergie (CLKScrew)	152
5.5.1 DVFS	153
5.5.2 Contraintes temporelles dans les circuits	153
5.5.3 L'attaque CLKScrew	156
6 Attaques par canaux cachés	159
6.1 Techniques de mesure des canaux cachés	159
6.2 Modèles de fuites	161
6.3 <i>Simple power analysis</i> (SPA)	162
6.4 <i>Timing attack</i>	163
6.5 Retrouver un algorithme de cryptographie inconnu (attaque SCARE)	163
6.5.1 Réseaux de permutations-substitutions	164
6.5.2 Modèle d'attaquant	165
6.5.3 Représentations équivalentes	165
6.5.4 Étape 1 : retrouver k_1	166

6.5.5 Étape 2 : retrouver les fonctions λ , S et la sous-clé k_2	166
6.5.6 Étape 3 : retrouver les sous-clés $k_3, k_4, \dots, k_r$	167
6.6 <i>Differential power analysis</i> (DPA)	167
6.6.1 <i>Advanced encryption standard</i> (AES)	167
6.6.2 L'algorithme DPA	169
6.7 <i>Correlation power analysis</i> (CPA)	171
6.8 DPA d'ordre supérieur	172
6.9 Attaque <i>template</i>	173
6.10 Attaque DEMA (<i>differential electromagnetic attack</i>)	175
6.11 <i>Differential computation analysis</i> (DCA) contre la cryptographie <i>white box</i>	175
6.11.1 Cryptographie <i>white box</i>	175
6.11.2 Principe de l'attaque DCA	176
7 Attaques par injection de fautes	179
7.1 Techniques d'injection	180
7.1.1 <i>Glitches</i> d'horloge et d'alimentation	180
7.1.2 <i>Glitch</i> de tension sur le substrat (FBI)	181
7.1.3 Impulsion électromagnétique	183
7.1.4 Effet photoélectrique	184
7.1.5 Récapitulatif	187
7.2 Modèles de fautes	188
7.2.1 Modélisation physique	188
7.2.2 Modélisation logique (RTL)	188
7.2.3 Modélisation au niveau assembleur	188
7.2.4 Modélisation au niveau du programme, algorithme ou protocole	189
7.3 Exploitation de fautes	189
7.3.1 Analyse différentielle de fautes (DFA)	189
Conclusion	194
Références	198
Index	209

Introduction

Les cyber-attaques en tout genre ont envahi les actualités quotidiennes. La dépendance accrue de nos sociétés aux solutions automatisées, aux algorithmes et au numérique en général ouvre la voie à des menaces de plus en plus prégnantes. Des données récentes laissent à penser que la croissance des cyber-attaques n'est plus linéaire, mais qu'elle a pris une trajectoire exponentielle. Un phénomène poussé par l'ingéniosité toujours renouvelée des attaquants. Ces derniers évoluent dans un monde de plus en plus complexe, et donc de plus en plus vulnérable où l'accès à l'information et à la connaissance est facilité par nos modes de communications ultra-rapides.

L'intrication et l'interopérabilité de tous les systèmes qui nous entourent – transports (trains, avions, voitures...), énergie, gestion des ressources, habitat (domotique), gestion de la ville (*smart cities*), outils de production (usines) – où le maillon le plus faible est susceptible de présenter des failles, ouvrant la porte à des risques toujours plus probables de black-out total. Si on remonte l'arbre de causes de ces attaques, le cœur du problème se révèle : les processeurs. Ils sont la partie active de ces CPS (*cyber physical systems*) et de l'IoT (*internet of things*) relié par l'Internet. Nous nous appuyons tous les jours sur ces solutions pour nous simplifier la vie, au prix d'un risque d'aliénation que l'on ne mesure pas toujours quand leur sécurité n'est pas assurée.

Une étude du cycle de développement de ces systèmes à base de processeurs montre que les failles ont trois raisons essentielles :

1. La sécurité des processeurs et des logiciels embarqués n'est pas pensée en amont du développement du système. Bien souvent, on réalise après coup (souvent à la suite d'une attaque) que des vulnérabilités structurelles sont présentes. La réaction est alors de « patcher », avec le risque de déplacer le problème et de dégrader les performances.
2. L'implémentation de fonctions de sécurité est un travail difficile nécessitant l'avis d'experts. Malheureusement, il y aura toujours plus de développeurs et de concepteurs que de spécialistes de la sécurité (qui sont rares et coûteux).
3. Les ingénieurs, les développeurs et même les experts n'ont pas toujours les outils pour répondre au défi de la sécurité de systèmes toujours plus complexes.

Outre le fait que, souvent, on ne peut adapter l'implémentation de la sécurité qu'à un certain niveau défini de risques, il est à regretter qu'on n'ait pas sur le marché de solutions accessibles à tous pour développer des produits sûrs.

C'est dans ce contexte que cet ouvrage prend tout son sens. Nous espérons qu'il apportera aux développeurs, aux étudiants en informatique et aux électroniciens numériques des moyens d'appréhender les vulnérabilités des processeurs, de prendre conscience des nombreuses attaques qu'elles rendent possibles et de leur exploitation. Nous avons voulu concevoir un ouvrage d'accès facile et qui se suffit à lui-même, tout en permettant au lecteur d'approfondir les sujets abordés avec de nombreuses références vers des articles scientifiques plus pointus, rédigés par des experts du domaine. Toute cette bibliographie est aisément accessible en ligne. Ainsi, ce livre pourra servir avantageusement de guide à des concepteurs de processeurs voire de systèmes complexes qui se soucient un tant soit peu de leur sécurité.

Lors de la rédaction, il n'a pas été simple de définir un cadre de travail sans laisser échapper de vulnérabilité capitale. Nous avons pris le parti de regarder le synoptique d'une architecture moderne de processeur avec tous ses composants et de déterminer les menaces qui pesaient sur chacun d'eux. La Figure I.1 est une architecture générique fusionnant des concepts venant à la fois d'Intel, d'AMD et d'ARM qui a constitué le plan de ce document.

Une grande partie du schéma est couverte par les différents éléments de la hiérarchie mémoire : registres, caches, DRAM, flash ou disque dur, qui sont les principales portes d'entrée des attaques. Le premier chapitre est entièrement dédié à l'étude de ces menaces. Nous plongerons ensuite au plus profond de l'architecture. Nous voyons sur la figure les multiples cœurs incontournables des puces actuelles, avec de l'exécution parallèle et désordonnée d'instructions et de la prédiction de branchements. Ces éléments nécessaires à l'augmentation des performances sont, depuis les attaques récentes et très médiatisées *Spectre* et *Meltdown*, des accès aisés pour les hackers. Le second chapitre dressera un état des lieux des vulnérabilités qui apparaissent à ce niveau de conception (la microarchitecture) et abordera en détails les attaques *Spectre* et *Meltdown*. Nous ferons ensuite une incursion vers les vulnérabilités des programmes comme le fameux *buffer overflow* qui exploite les structures des processus en mémoire. Nous y verrons également d'autres possibilités pour détourner le flot de contrôle des programmes. Toutefois, on se limitera à l'étude des failles qui sont la conséquence de vulnérabilités du matériel. Ainsi, une injection SQL ou une attaque XSS ne seront pas abordées car ce sont des attaques purement software qui laisse l'attaquant confiné aux logiciels attaqués comme la base de données ou le serveur




Figure I.1 Synoptique d'un processeur moderne


web PHP, contrairement à un *buffer overflow* qui mettra en défaut l'intégrité de la mémoire du processeur. Le chapitre suivant sera consacrée aux *secure boot* dont la conception très contrainte est une source de failles. En suivant notre synoptique de la Figure I.1, le cinquième chapitre étudiera les bus, les interfaces de debug et d'administration à distance (Intel ME), les périphériques, le DMA (*direct memory access*) et la gestion de l'énergie qui apportent leur lot de menaces. Enfin, l'ouvrage s'achèvera sur deux chapitres importants : les attaques par canaux cachés comme la SPA (*simple power analysis*) et la DPA (*differential power analysis*) et les attaques en faute avec entre autres l'exemple de la DFA (*differential fault analysis*).

Pour chaque attaque ou vulnérabilité étudiée, nous nous efforcerons de spécifier son cadre précis, ses causes, ses conséquences, les composants du processeur affectés, les biens mis en danger et son opportunité, c'est-à-dire la probabilité qu'elle apparaisse. Nous nous focaliserons bien sûr sur les principes de fonctionnement de ces vulnérabilités, ce qui donnera au lecteur l'occasion de revisiter ou de découvrir l'architecture des processeurs.

Nous concluons en dérivant de toutes ces attaques des objectifs de sécurité à même de faire prendre conscience à chacun des exigences d'un processeur sécurisé et du chemin qui reste à faire pour y parvenir.

Une dernière remarque avant d'entamer cette plongée dans l'architecture des processeurs : nous avons pris le parti de garder les termes anglo-saxons pour un certain nombre de désignations d'attaques afin de préparer les novices à la lecture d'ouvrage majoritairement en anglais, mais aussi pour faciliter la compréhension des lecteurs déjà compétents dans le domaine.

Enfin, nous tenons à remercier l'IRT NanoElec et tous ses membres pour avoir rendu possible cet ouvrage.



Vulnérabilités des mémoires

Dans ce chapitre, nous allons introduire dans un premier temps des notions préliminaires sur la hiérarchie mémoire en l'occurrence, la mémoire cache, la mémoire virtuelle, la mémoire SRAM, la mémoire DRAM et la mémoire Flash. Dans un deuxième temps, nous présenterons les vulnérabilités potentielles de ces composants matériels à travers l'explication et l'analyse des principales attaques qui profitent de ces failles de sécurité.

1.1 Préliminaires

1.1.1 Hiérarchie mémoire

La hiérarchie mémoire d'un système numérique est constituée de différents types de mémoires. Ces dernières se distinguent par leurs vitesses d'accès, leurs débits, leurs capacités et leurs coûts. La rapidité de la mémoire est dépendante de sa technologie de fabrication et par conséquent de son prix. Depuis la fin des années 1980, les performances des processeurs se sont améliorées bien plus rapidement que celles des mémoires DRAMs. Il y a ainsi aujourd'hui une différence très importante entre la vitesse d'exécution d'un processeur et la latence d'un accès en mémoire DRAM (phénomène du « *memory wall* », Figure 1.1).

Pour combler cette différence, la mémoire est structurée en une hiérarchie de mémoires de différentes latences, tailles, débits et coûts. La conception d'une hiérarchie mémoire est un sujet de recherche complexe et très actif. La Figure 1.2 illustre de manière simplifiée la hiérarchie mémoire d'un serveur et celle d'un téléphone mobile.